More

    Intel propone soluciones de hardware para los desafíos de IA

    En la Conferencia 2020 sobre Tecnología y Circuitos VLSI, Intel presentó un cuerpo de investigación sobre la transformación informática impulsada por datos. Estos se distribuyen cada vez más a través de edge. Intel propone soluciones de hardware para los desafíos de IA.

    Varios de los estudios que Intel presentó, exploran técnicas para inteligencia de alto nivel y rendimiento eficiente de energía. Esto es a través tanto del borde como a través de redes y sistemas cloud.

    Intel propone soluciones de hardware para los desafíos de IA

    Estos son algunos de los puntos destacables de la conferencia de Intel.

    Acelerador digital binario IA

    En dispositivos de borde (edge) de potencia y recursos limitados, las salidas de baja precisión son aceptables en algunas aplicaciones. Sin embargo, las redes neuronales binarias analógicas (BNN) se están usando como una alternativa a los algoritmos de IA. Estos son de mayor precisión, más demandantes e intensivos. Sin embargo, los BNN analógicos tienden a tener una precisión de predicción menor, ya que son menos tolerantes a la variabilidad y ruido.

    Un documento de Intel describe una posible solución en un chip BNN digital. Un chip de 10 nm que implementa mil millones de funciones de activación. Los investigadores afirman que su enfoque totalmente digital permite al chip lograr 617 TOPS (operaciones de tera por segundo). En comparación con las implementaciones anteriores, este enfoque logra una densidad de procesamiento de 2.8 a 135 veces mayor. También una eficiencia energética 2.7 veces mayor.

    Intel propone soluciones de hardware para los desafíos de IA

    Además tiene ventajas adicionales sobre los enfoques analógicos. No aumenta el recuento de transistores ni introduce condensadores, lo que disminuiría la eficiencia. En cambio, contiene 151 KB de unidades de memoria y ejecución de memoria (MEU).

    Ray Casting Accelerator

    En la localización y mapeo simultáneos, o SLAM, los chips de acelerador a menudo se usan para odometría. Esto es el uso de datos de movimiento para estimar el cambio de posición con el tiempo. Pero estos chips generalmente luchan con tareas SLAM «densas». Algunos ejemplos son la estimación precisa de superficie y la reconstrucción de escenas en 3D. Esto implica el procesamiento de enormes volúmenes de datos visuales en tiempo real.

    La proyección de rayos es una temática popular para ejecutar SLAM denso en el sistema de procesamiento edge de baja potencia. Aquí se proyecta un rayo para cada píxel del cuadro actual y se sondea el mapa 3D hasta el primer punto de intersección sobre cualquier objeto sólido. La aceleración de la proyección de rayos requiere al menos ocho vóxeles circundantes (objetos que representan valores en una cuadrícula en el espacio 3D) para cada punto de muestreo de rayos.

    En este campo, Intel propone un «acelerador de fundición de rayos». Un semiconductor complementario de óxido de metal (CMOS) de 10 nm que proyecta múltiples rayos en proximidad espacial. Con esto explota la localización de los vóxeles.

    Procesador de datos visuales basado en eventos

    El análisis visual basado en IA en tiempo real requiere no sólo la detección rápida de objetos de múltiples transmisiones de vídeo. También necesita ciclos de cómputo altos y ancho de banda de memoria. Para exacerbar el desafío, los fotogramas en las cámaras que capturar los datos generalmente se reducen para minimizar esta carga. Esto tiene el efecto de degradar la precisión de la imagen.

    Intel propone una unidad de procesamiento de datos visuales (EPU) basada en eventos para abordar el problema. En combinación con algoritmos novedosos, puede indicar a los chips de acelerador de IA que sólo procesen entradas visuales utilizando «regiones de interés» basadas en el movimiento. EPU admite vídeo Full HD a 70 cuadros por segundo. Cargas de trabajo como la detección de eventos y la agrupación de los mismos son sus tareas. Mejora la eficiencia energética de extremo a extremo del hardware de visión basado en IA en 5 veces, mientras aumenta el rendimiento en 4.3 veces.

    En cada ciclo de reloj de la EPU, un algoritmo llamado Eventifier que se ejecuta en la EPU compara las densidades de lotes de 16 píxeles de cuadros anteriores y anteriores. Después, un módulo separado agrupa los eventos correlacionados en el espacio y el tiempo. Un algoritmo Convolver omite regiones del cuadro que no contienen movimiento, analizando las imágenes interiores, exteriores, diurnas y nocturnas.

    Últimos artículos

    Artículos relacionados